Построение и исследование проверочных матриц кодов, исправляющих одиночные и двойные смежные ошибки

Авторы и правообладатели:

• Лепёшкина Е. С. , Сибирский государственный университет науки и технологий им. М.Ф. Решетнева (Красноярск, Россия)

• 1. Осипенко П.Н. Одиночные сбои – вызов современных микропроцессоров // Электронные компоненты. – 2009. – № 7. – С. 12–15.
• 2. Максименко С.Л. Анализ проблемы построения радиационно стойких информационно-управляющих систем / С.Л. Максименко, В.Ф. Мелехин, А.С. Филиппов // Информационно-управляющие системы. – 2012. – № 2 (57). – С. 18–25.
• 3. Механизмы многократных сбоев в микросхемах памяти / А.И. Чумаков, А.В. Согоян, А.Б. Боруздина, А.А. Смолин, А.А. Печенкин // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). – 2016. – № 4. – С. 145–152.
• 4. Hamming R.W. Error detecting and error correcting codes // Bell System technical journal. – 1950. – № 29 (2). – P. 147–160.
• 5. Hsiao M.Y. A class of optimal minimum odd-weight column SEC-DED codes // IBM J. Res. Develop. – 1970. – № 14 (4). – P. 395–401.
• 6. Смульский А.В. К вопросу обеспечения устойчивости бортовой аппаратуры перспективных космических аппаратов к множественным сбоям от действия отдельных ядерных частиц космического пространства / А.В. Смульский, С.И. Алексеев, Ю.Е. Кудрявцев // Вестник НПО им. С.А. Лавочкина. – 2014. – № 4 (25). – С. 97–102.
• 7. Investigation of increased multi-bit failure rate due to neutron induced SEU in advanced embedded SRAMS / G. Georgakos, P. Huber, M. Ostermayr, E. Amirante, F. Ruckerbauer // 2007 IEEE Symposium on VLSI Circuits. – 2007. – P. 80–81.
• 8. Краснюк А.А. Особенности применения методов помехоустойчивого кодирования в суб-100-нм микросхемах памяти для космических систем / А.А. Краснюк, К.А. Петров. – М.: Национальный исследовательский ядерный университет «МИФИ», ФГБУН НИИ системных исследований РАН. – 2012. – 4 с.
• 9. Dutta A. Multiple Bit Upset Tolerant Memory Using a Selective Cycle Avoidance Based SEC-DED-DAEC Code / A. Dutta, N.A Touba // 25th IEEE VLSI Test Symposium (VTS’07). – URL: https://ieeexplore.ieee.org/document/4209937, свободный (дата обращения: 28.02.2024).
• 10. Datta R. Exploiting unused spare columns to improve memory ECC / R. Datta, N.A Touba // 27th IEEE VLSI Test Symposium. – 2009. – P. 47–52.
• 11. Neale A. A new SEC-DED error correction code subclass for adjacent MBU tolerance in embedded memory / A. Neale, M. Sachdev // Device and Materials Reliability, IEEE Transactions. – 2013. – Vol. 13, No. 1. – P. 223–230.
• 12. Unequal error protection codes derived from SECDED codes / P. Reviriego, S.S. Liu, A. Sánchez-Macián, L. Xiao, J.A. Maestro // Electron. Lett. – 2016. – No. 52(8). – P. 619–620. – URL: https://ietresearch.onlinelibrary.wiley.com/doi/10.1049/el.2016.0077, свободный (дата обращения: 28.02.2024).
• 13. Cha S. Efficient implementation of single error correction and double error detection code with check bit precomputation for memories / S. Cha, H. Yoon // JSTS: J. Semiconductor Technol. Sci. – 2018. – No. 12(4). – P. 418–425.
• 14. Hoyoon J. Protection of On-chip Memory Systems against Multiple Cell Upsets Using Double-adjacent Error Correction Codes / J. Hoyoon, L. Yongsurk // Int. J. Computer Inform. Technol. – 2014. – № 3 (6). – P. 1316–1320.
• 15. A method for protecting telemetry in the processor memory from single failures / E. Lepeshkina, A. Shakhmatov, N. Kustov, V. Khanov // AIP Conference Proceedings. – 2021. – С. 50033.
• 16. Лепёшкина Е.С. Применение кодов с исправлением двух ошибок для защиты конфигурационной памяти программируемой логики от действия космической радиации / Е.С. Лепёшкина, Н.Д. Кустов, В.Х. Ханов // Russian Technological Journal. – 2023. – Т. 11, № 5. – С. 54–62.
• 17. Кудряшов Б.Д. Основы теории кодирования: учеб. пособие. – СПб.: БХВ-Петербург, 2016. – 400 с.
• 18. Питерсон У.У. Коды, исправляющие ошибки. – М.: Мир, 1964. – С. 264.