

УДК 621.375.4

А.А. Коколов, Л.И. Бабак

Схемы сложения мощности для монолитных интегральных СВЧ-усилителей

Рассматриваются способы построения СВЧ транзисторных усилителей с суммированием выходной мощности. Основное внимание уделяется решениям, которые могут быть использованы при разработке монолитных интегральных СВЧ-усилителей мощности. Данный обзор будет полезен инженерам, занимающимся проектированием мощных СВЧ-устройств.

Ключевые слова: СВЧ-транзистор, монолитная интегральная схема, усилитель мощности, суммирование мощности.

Зачастую требования к выходным усилителям мощности радиопередающих систем превышают возможности элементной базы. Данная проблема особенно актуальна при проектировании монолитных устройств, так как мощность единичного монолитного транзистора обычно не превышает нескольких ватт, и ограничена не только используемой полупроводниковой технологией, но и проблемами, связанными с нагревом транзистора, его согласованием и т.п. В этом случае применение схем суммирования мощностей может стать единственно возможным выходом из сложившейся ситуации.

На сегодняшний момент существует огромное количество схем суммирования. Но не все из них применимы для проектирования СВЧ монолитных интегральных схем (МИС), так как монолитная технология накладывает ряд ограничений на используемые схемы суммирования – планарность, размеры, возможность настройки и пр. В данной работе рассматриваются способы построения СВЧ монолитных усилителей с суммированием выходной мощности.

Выходная мощность СВЧ-транзисторов. Выходная мощность транзистора зависит от максимального размаха напряжения и тока (I_{\max} и U_{\max}):

$$P_{out} = \frac{(I_{\max} - I_{\min}) \cdot (U_{\max} - U_{\min})}{8}. \quad (1)$$

Таким образом, повышая размах выходного напряжения и тока, можно увеличить выходную мощность. В свою очередь, эти параметры зависят от выбранного полупроводникового материала и технологии производства приборов. Так, например, GaN- и SiC-транзисторы могут иметь размах напряжения до сотен вольт, в то время как в обычных GaAs мощных транзисторах размах не превышает нескольких десятков вольт.

С другой стороны, можно не только повышать максимальное напряжение U_{\max} , но и снижать минимальное напряжение U_{\min} (напряжение на полностью открытом транзисторе), также влияющее на выходную мощность и КПД транзистора. Понижение напряжения U_{\min} обычно актуально для малогабаритных приемопередатчиков (мобильных телефонов и др.), так как при этом снижаются требования к питанию транзисторов и повышается эффективность устройства.

Максимальный выходной ток I_{\max} зависит не только от выбранной технологии производства; его можно повысить путем повышения суммарной ширины затвора транзистора W_{total} (либо увеличением числа единичных затворов N , либо ширины единичного затвора W_g – см. рис. 1).




Рис. 1. Увеличение максимального тока транзистора путем повышения числа единичных затворов N (слева) и ширины единичного затвора W_g (справа)

Увеличение общей ширины затвора – это распространенный способ повышения выходной мощности. Однако здесь есть «подводные камни» и ограничения:

- 1) увеличение ширины единичного затвора не дает сильного увеличения в выходной мощности, но снижает усиление и КПД транзистора [1];
- 2) увеличение числа «пальцев» дает больший прирост мощности, но вместе с тем растет рассеиваемая на транзисторе мощность, что может привести к выводу его из строя.

Из-за ограниченной мощности отдельного транзистора главным способом повышения выходной мощности СВЧ УМ является применение схем суммирования (сложения) мощности.

Классификация схем суммирования мощности. При построении интегральных (в частности, монокристаллических) СВЧ УМ следует различать суммирование мощности от отдельных транзисторов, расположенных в пределах одной ИС (т.е. на одной подложке), и суммирование мощности от отдельных устройств – ИС (усилителей, чипов транзисторов), расположенных на разных подложках. Примеры сложения мощности от отдельных устройств приведены на рис. 2.




Рис. 2. Примеры суммирования выходной мощности от отдельных СВЧ ИС

Существует достаточно много способов суммирования мощности отдельных интегральных устройств, но в данном обзоре они рассматриваться не будут.

Устройства суммирования мощности транзисторов, которые используются при построении СВЧ УМ в интегральном (в частности, монокристаллическом) исполнении, можно разделить на три основные группы [2]:

- Сумматоры параллельного типа (рис. 3, а).
- Сумматоры последовательного типа (цепочечные, или сумматоры бегущей волны – рис. 3, б).
- Устройства суммирования со структурой типа «дерево», или «корпоративные» сумматоры (рис. 3, в).




Рис. 3. Классификация устройств суммирования мощности транзисторов для построения СВЧ УМ в интегральном исполнении: а – сумматор параллельного типа; б – сумматор последовательного типа (цепочечный, или сумматор бегущей волны); в – «корпоративный» сумматор

В сумматорах параллельного типа (см. рис. 3, а) сигналы от всех N складываемых по мощности генераторов (транзисторов) одновременно по разным путям поступают в канал, к которому подключена общая нагрузка. Примером таких сумматоров являются N -полосные мосты Вилкинсона.

В сумматорах последовательного типа (см. рис. 3, б) происходит поэтапное, постепенное наращивание мощности сигнала. Сначала мощность первого генератора суммируется с мощностью второго, затем суммарная мощность этих двух генераторов складывается с мощностью третьего и т.д.

Корпоративные сумматоры (см. рис. 3, в) обычно образованы последовательным включением бинарных элементарных сумматоров, позволяющих сложить мощности только двух генераторов. При этом в корпоративном сумматоре выделяются ступени (каскады) – в первой ступени сигналы N транзисторов складываются с помощью $N/2$ бинарных сумматоров, во второй ступени полученные $N/2$ сигналов суммируются с помощью следующих $N/4$ бинарных сумматоров и т.д. (рис. 4). В результате получается разветвленная структура типа «дерево».




Рис. 4. Выделение ступеней в бинарном «корпоративном» сумматоре

ступеней суммирования K , потери и КПД суммирования, коэффициенты отражения по входу и выводу, изоляция (развязка) между каналами, разбаланс амплитуд и фаз сигналов в каналах суммирования и др.

Рассмотрим конкретные реализации отмеченных общих схем суммирования мощностей в СВЧ УМ.

Параллельные сумматоры на основе мостов Вилкинсона. Суммирующее устройство параллельного типа для N транзисторов может быть основано на мостах Вилкинсона (рис. 5) – его радиальном (рис. 6, а) или планарном (рис. 6, б) вариантах (цифрами от 1 до N на рисунках обозначены зажимы подключения транзисторов).

Методики расчета таких сумматоров, а также особенности их использования изложены в [3]. Радиальная схема моста Вилкинсона (см. рис. 6, а) обладает низкими потерями, симметричной структурой (что приводит к фазовой стабильности) и хорошей изоляцией. Однако ее применение затруднено из-за наличия общего сопротивления R , которое при

Заметим, что в общем случае в корпоративном сумматоре могут использоваться M -арные (M -канальные) элементарные сумматоры, позволяющие складывать мощности M генераторов. В этом случае при числе ступеней сумматора K он позволяет суммировать мощности от M^K транзисторов.

Делители мощности строятся по таким же принципам и являются «зеркальными» по отношению к сумматорам.

Другим признаком классификации суммирующих устройств является тип элементарных ячеек (цепей), из которых составляется схема сумматора-делителя. В качестве таких ячеек могут использоваться различные четырех-, шести- и восьмиполосники – например, мостовые и гибридные устройства, направленные ответветели, реактивные согласующие цепи (СЦ) и др.

Характеристиками, определяющими возможность и качество устройства суммирования, являются количество объединяемых транзисторов в элементарном сумматоре M , количество




Рис. 5. Устройство суммирования для N транзисторов (обобщенная схема сумматора Вилкинсона)

практической реализации требует непланарной конструкции. Это уменьшает удобство и снижает электрические характеристики рассматриваемой схемы при сложении мощностей N транзисторов.




Рис. 6. Устройства суммирования для N транзисторов: *a* – радиальная схема моста Вилкинсона; *б* – планарная схема моста Вилкинсона

Отметим, что в [3] приведен вариант радиального сумматора, который не требует использования непланарной конструкции. К сожалению, конструкция все равно остается трехмерной и не подходит для применений в СВЧ МИС.

С этой точки зрения планарная конструкция моста Вилкинсона (рис. 6, б) гораздо практичнее. Однако для лучшей развязки необходимо использовать $(N-1) \times N$ элементарных ячеек Вилкинсона, которые при реализации занимают много места на подложке [4]. Если же разработчику не важна развязка, число элементарных ячеек может быть минимальным (т.е. $1 \times N$), как показано на рис. 7.




Рис. 7. УМ, использующий N -канальный сумматор

Отметим, что в любом случае при реализации сумматора на мосте Вилкинсона требуется линия передачи длиной $\lambda/4$, которая на относительно низких частотах будет иметь слишком большую длину.

Параллельный сумматор типа «шина». N -канальный сумматор параллельного типа на основе структуры типа «шина» [3] (рис. 8) состоит из широкой микрополосковой линии, соединяющей все активные элементы. Главное преимущество такой структуры состоит в том, что эту же широкую микрополосковую линию можно использовать в качестве питающей структуры. Мощность на выходе структуры типа «шина» объединяется в один канал при помощи элементарных сумматоров, это могут быть мосты Вилкинсона или параллельные СЦ. Более подробную информацию о таких сумматорах можно найти в [3].

Сумматор бегущей волны на гибридных устройствах. Схема, изображенная на рис. 9, представляет собой реализацию сумматора последовательного типа с использованием гибридных устройств – например, направленных ответвителей. Схема суммирует мощности от N -транзисторов, используя $N-1$ последовательных сумматоров с возрастающим коэффици-




Рис. 8. Сумматор типа «шина»

ентом связи (от 3 до $10\log_{10}(N)$ дБ) и фазовращателей Φ , для выравнивания фаз суммируемых сигналов. В результате получается N -канальный сумматор, каждая ступень которого добавляет $(1/N)$ – часть от общей выходной мощности.




Рис. 9. Последовательный сумматор (а), или сумматор бегущей волны, и его реализация (б)

Более подробную информацию о сумматорах такого типа можно найти в [3].

Корпоративные сумматоры. Как уже отмечалось, корпоративные сумматоры состоят из K ступеней элементарных M -канальных (обычно $M = 2$ или 3) сумматоров, объединяющих M^K источников мощности (см. рис. 4).

При реализации корпоративных сумматоров для интегральных СВЧ УМ используются различные схемы элементарных сумматоров – например, 2- или 3-канальные мосты Вилкинсона (рис. 10, а), направленные ответвители или гибридные мосты, в частности, ответвители Ланге (рис. 10, б), параллельные СЦ (в общем случае реактивные многополюсники, образованные параллельным соединением нескольких одинаковых четырехполюсных СЦ на входе или выходе, – рис. 10, в) и др.

Также допускается совместное применение различных типов элементарных сумматоров – например, при проектировании монолитных СВЧ УМ часто совместно используются параллельные СЦ и ответвители Ланге. Различные варианты структурных схем и методики расчета корпоративных сумматоров приведены в [3], методики расчета параллельных СЦ – в [1, 5].






Рис. 10. (начало)

Рис. 10 (окончание).
Схемы СВЧ УМ, использующих корпоративные сумматоры на основе: *a* – мостов Вилкинсона; *б* – направленных ответвителей; *в* – параллельных СЦ



Не следует забывать о том, что в каждом сумматоре есть потери (имеются ввиду общие потери в сумматоре). С ростом числа суммируемых транзисторов потери в корпоративном сумматоре увеличиваются, и эффективность такой цепи падает. В [3] проведен анализ к.п.д. корпоративного сумматора, формула для расчета к.п.д. выглядит следующим образом:

$$\eta_{\text{comb}} = 10 \frac{L_{\text{dB}} \cdot N}{10}, \quad (2)$$



На рис. 11 приведена зависимость КПД «корпоративного» сумматора в зависимости от количества суммируемых транзисторов *N* и общих потерь сумматора *L*.

Рис. 11. КПД корпоративного сумматора в зависимости от количества суммируемых транзисторов *N* и общих потерь сумматора *L*

В [3] выполнено также сравнение эффективности последовательных и корпоративных сумматоров. Показано, что корпоративные сумматоры имеют больший КПД при прочих равных условиях (рис. 12).

Рис. 12. Сравнение КПД последовательного (chain-type) и корпоративного (tree-type) сумматоров



Анализ устойчивости СВЧ УМ со схемами суммирования мощности. При использовании схем сложения мощности в СВЧ УМ образуется множество обратных связей между всеми суммируемыми транзисторами, в частности, из-за неидеальной развязки сумматоров и т.д. Это может приводить к неустойчивости УМ.

Анализ устойчивости таких разветвленных активных структур – это серьезная теоретическая проблема, практическая проверка устойчивости СВЧ УМ с использованием коммерческих САПР в общем случае представляет собой сложную и времязатратную процедуру [6, 7].

При использовании некоторых типов сумматоров проблема упрощается. В частности, в случае применения бинарных (2-канальных) сумматоров структура УМ симметрична, это позволяет снизить сложность и время решения задачи [8]. Существуют эффективные способы борьбы с неустой-

чивостью СВЧ УМ на основе корпоративных сумматоров, которые лишь незначительно снижают общие характеристики УМ. Например, это включение резистора сопротивлением $R = 10\text{--}20$ Ом между стоками транзисторов в каждой из петель обратной связи [1].

Применение N -канальных сумматоров параллельного и последовательного типов чревато тем, что структура усилителя зачастую получается несимметричной. Это приводит к неустойчивости, и при планарном исполнении необходимо следить за выполнением фазовых соотношений между суммируемыми каналами, что довольно проблематично.

Заключение. В работе выполнены обзор и классификация используемых в настоящее время способов и схем суммирования выходной мощности, применяемых при разработке монолитных УМ. Обзор может быть полезен для специалистов по проектированию СВЧ монолитных усилителей мощности.

Работа выполнялась в рамках ФЦП «Научные и научно-педагогические кадры инновационной России» на 2009–2013 годы по направлениям «Создание электронной компонентной базы» (14.740.11.1261), «Микроэлектроника» (П669, П499, 16.740.11.0092, 14.740.11.1136) и «Проведение исследований коллективами НОЦ по направлению «Микроэлектроника» (14.740.11.0135).

Литература

1. Hek A.P. de. Design, Realization and Test of GaAs-based Monolithic Integrated X-band High Power Amplifiers. – Eindhoven : Technische Universiteit Eindhoven, 2002. – 322 p.
2. Каганов В.И. СВЧ полупроводниковые радиопередатчики. – М.: Радио и связь, 1981. – 400 с.
3. Colantonio P. High Efficiency RF and Microwave Solid State Power Amplifier / P. Colantonio, F. Giannini, E. Limiti. – John Wiley & Sons Ltd, 2009. – 511 p.
4. Bahl I. Microwave Solid State Circuit Design / I. Bahl, P. Chartia. – Second Edition. – John Wiley & Sons, Inc., 2003. – 920 p.
5. March S. Practical MMIC Design. – Artech House, Inc., 2006. – 377 p.
6. Ohtomo M. Stability Analysis and Numerical Simulation of Multidevice Amplifiers // IEEE Transactions on MTT. – 1993. – Vol. 41, № 6/7. – P. 983–991.
7. Stability and Improved Circuit Modeling for High Power MMIC Amplifiers / R.G. Freitag, S.H. Lee, D.M. Krafcsiket al. // 1988 Microwave and Millimeter-Wave Monolithic Circuits Symposium Digest. – P. 25–28.
8. Stability Analysis Of Multi-Transistor Microwave Power Amplifiers / A. Costantini, G. Vannini, F. Filicori, A. Santarelli // Gallium Arsenide applications symposium (GAAS 2000). – Paris, 2000.

Коколов Андрей Александрович

Мл. науч. сотрудник каф. компьютерных систем в управлении и проектировании (КСУП) ТУСУРа
Тел.: +7(382-2) 41-47-17
Эл. почта: kokolovaa@gmail.com

Бабак Леонид Иванович

Канд. техн. наук, зам. директора НОЦ «Нанотехнологии», доцент каф. КСУП ТУСУРа
Тел.: +7(382-2) 41-47-17
Эл. почта: leonid.babak@rambler.ru

Kokolov A.A., Babak L.I.

Power combining circuits for MMIC power amplifiers

In the paper, an overview of construction methods of power amplifiers (PAs) with combining output power is presented. The focus is on solutions that can be used in MMIC PAs. This overview will be useful for engineers engaged in the design of power microwave circuits.

Keywords: microwave transistor, microwave monolithic integrated circuits, power amplifier, power combining.