УДК 621.314

О.В. Непомнящий, Ю.В. Краснобаев, И.Е. Сазонов, А.П. Яблонский

Метод снижения потерь энергии в импульсном преобразователе напряжения

Предложен метод вычисления моментов генерации управляющих сигналов для силовых ключей импульсного преобразователя напряжения (ИП) с высоким КПД и возможностью реверса потока энергии. Метод применим для каскадного повышающе-понижающего ИП, в котором управление силовыми ключами, выполненными на основе МДП-транзисторов, осуществляется таким образом, чтобы обеспечить протекание обратного тока смещения в начале каждого периода преобразования. Протекание такого тока позволяет выполнять отпирание ключей при нуле напряжения и нуле тока, что позволяет минимизировать динамические потери энергии в ключах. Такой алгоритм переключения называется «мягкой коммутацией». При этом необходимой является пауза между моментами переключения транзисторов смежной пары ИП, в течение которой происходит перезаряд выходных ёмкостей транзисторов с последующим переходом антипараллельного диода отпираемого ключа в проводящее состояние. Предложенный метод основан на оценке задержек при переключении транзисторов входного каскада для худшего случая разброса характеристик компонентов ИП и обеспечивает гарантированное отпирание верхнего транзистора входного каскада при нуле напряжения и нуле тока. Представлен уточненный способ расчета величины обратного тока смещения с учетом описанных временных задержек и напряжения на вхоле ИП

Ключевые слова: импульсный преобразователь напряжения, МДП-транзистор, драйвер, динамические потери энергии, переключение при нуле напряжения, переключение при нуле тока, цифровое управление. **DOI:** 10.21293/1818-0442-2022-25-2-82-90

В настоящее время импульсные преобразователи напряжения (ИП) находят применение в самых разных технических областях, таких как системы гарантированного электроснабжения, системы электропитания космических аппаратов [1], электротранспорт, вычислительная техника. Назначение ИП преобразование электрической энергии, получаемой от некоторого первичного источника электропитания, в электрическую энергию такого качества, которое требуется для питания конкретной аппаратуры. Неотъемлемым функциональным элементом ИП является силовой ключ (СК) – прибор, состояние которого определяет возможный путь протекания электрического тока в силовой цепи ИП [2].

Важнейшей характеристикой ИП является КПД, который в значительной степени зависит от потерь энергии в СК. В современных ИП в качестве СК часто применяют МДП-транзисторы с изолированным затвором, обладающие малым сопротивлением канала в проводящем состоянии, что позволяет минимизировать статические потери энергии в ИП т. е. потери энергии в виде тепла, которое выделяется на омическом сопротивлении проводящего канала транзистора. Однако существенное влияние на КПД ИП оказывают динамические потери энергии в СК, возникающие на интервале времени, когда происходит переход СК из непроводящего состояния в проводящее, и наоборот, т.е. в процессе его переключения. Величина этих потерь для СК на основе МДПтранзисторов зависит от напряжения сток-исток транзистора, величины тока через проводящий канала транзистора и длительности процесса переключения [3, 4].

Для современных систем электропитания постоянного тока перспективной выглядит топология ИП на основе понижающе-повышающего преобразователя, схема силовой цепи которого приведена на рис. 1 [5, 6]. Достоинством такой топологии, помимо её способности работать как в понижающем, так и в повышающем режимах, является её симметричность относительно сторон 1 и 2 и как следствие этого, возможность реверса потока энергии между сторонами 1 и 2. Эти свойства позволяют применять ИП с такой топологией в качестве зарядно-разрядных устройств аккумуляторных батарей электротранспорта и космических аппаратов, в интеллектуальных электросетях «Smart Grid» и в других энергосистемах, в которых происходят процессы двунаправленного обмена энергией [4-8].



Рис. 1. Схема силовой цепи понижающе-повышающего импульсного преобразователя

В состав силовой цепи рассматриваемого ИП входят четыре СК на основе МДП-транзисторов (далее – транзисторы), образующие смежные пары VT_1 – VT_2 и VT_3 – VT_4 , дроссель L, конденсаторы C_1 и С2. На рис. 1 приведены диоды и конденсаторы $C_{\text{OSS}i}$, подключенные параллельно электродам сток и исток каждого из транзисторов. Диоды являются внутренними технологическими элементами транзисторов [1, 9], и их часто называют антипараллельными, поскольку при подаче внешнего напряжения прямой полярности на электроды сток-исток транзистора диод находится в непроводящем состоянии. Конденсаторы *C*_{OSSi} иллюстрируют наличие паразитной ёмкости между электродами сток и исток транзистора [1, 10].

Принцип работы рассматриваемого ИП заключается в том, что измеряют напряжения U₂ на стороне 2 и U_1 на стороне 1 ИП, а затем посредством цифрового устройства управления (ЦУУ) обеспечивают работу всех транзисторов в ключевом режиме, причём на каждом периоде преобразования Т задают четыре момента переключения транзисторов: t0, t1, t2 и t_3 . Момент времени t_0 приравнивается к началу каждого *m*-го периода преобразования T_m , а моменты времени t_1 , t_2 и t_3 заранее вычисляются аналитически с учётом индуктивности дросселя L ИП и принятого периода преобразования Т. Расчётные значения моментов времени t_1 , t_2 и t_3 для различных U₂, U₁ и передаваемой мощности P_П ИП хранятся в памяти ЦУУ в виде 3D-таблицы. Для значений напряжений и мощности, отличных от занесённых в 3D-таблицу, в ЦУУ вычисляются промежуточные значения моментов времени переключения путём линейной интерполяции. При изменении мощности нагрузки, например, при её росте, ЦУУ производит изменение моментов времени с t_1 на $t_{1,a}$ и с t_2 на $t_{2,a}$ соответственно.

В целях повышения КПД в ИП с рассматриваемой топологией в [11] предложен специальный алгоритм управления транзисторами, позволяющий добиться снижения динамических потерь энергии в транзисторах. Временные диаграммы тока $i_{I}(t)$ дросселя L и импульсов управления транзисторами VT₁-VT₄, иллюстрирующие принцип работы алгоритма, приведены на рис. 2. Приведённые временные диаграммы – здесь и далее по тексту, а также схемы замещения и расчёты – относятся к случаю, когда передача энергии осуществляется со стороны 1 на сторону 2 ИП в режиме повышения напряжения, т.е. при $U_1 \le U_2$, но без принципиальных изменений справедливы как для случая реверсной работы ИП, так и для случая $U_1 \ge U_2$ при передаче энергии в любом из направлений.

В соответствии с предложенным алгоритмом [11], запирание каждого транзистора ИП происходит «при нуле напряжения» (ZVS), что обеспечивается его ёмкостью C_{OSSi} , которая перед моментом начала процесса запирания разряжена до близкого к нулю напряжения и препятствует мгновенному росту напряжения сток-исток транзистора в процессе его запирания.

Отпирание транзисторов в окрестностях моментов времени t_0 , t_1 , t_2 и t_3 осуществляется «при нуле напряжения» (ZVS), при этом отпирание транзисторов в окрестностях моментов времени t_0 и t_3 происходит также «при нуле тока» (ZCS) через проводящий канал транзистора, что позволяет дополнительно снизить динамические потери.



Рис. 2. Временные диаграммы тока $i_L(t)$ дросселя L и импульсов управления $U_{y,VTi}$ транзисторами VT₁–VT₄

Для обеспечения таких режимов переключения, называемых в литературе «мягкой коммутацией», между моментом запирания одного и моментом отпирания другого транзистора смежной пары выдерживается некоторая пауза $t_{\text{пауз},i} \ll T$. Близкое к нулю напряжение и нулевой ток через проводящий канал транзисторов при их отпирании обеспечиваются за счёт перезаряда паразитных ёмкостей Cossi транзисторов смежной пары током $i_L(t)$ дросселя L с последующим отпиранием антипараллельного диода. Отпирание транзистора происходит при ZVS, поскольку напряжение сток-исток транзистора перед началом процесса отпирания равно падению напряжения на его открытом антипараллельном диоде, т.е. близко к нулю. Паузы $t_{\text{пауз.0}} - t_{\text{пауз.3}}$ между моментами переключения транзисторов необходимы именно для обеспечения завершения процесса перезаряда ёмкостей C_{OSSi} и последующего отпирания антипараллельного диода. В окрестностях моментов времени t1 и t2 (см. рис. 2) перезаряд ёмкостей C_{OSSi} транзисторов переключаемой смежной пары осуществляется рабочим током $i_L(t)$ дросселя L. Перезаряд ёмкостей C_{OSSi} транзисторов смежной пары в окрестностях моментов времени to и t3 обеспечивается обратным током смещения I₀ дросселя L. Протекание такого тока в силовой цепи ИП в каждом *т*-м периоде преобразования Т_т необходимо и обеспечивается алгоритмом переключения СК, предложенным в [3].

Абсолютная величина I_0 обратного тока смещения дросселя L зависит от рабочих характеристик ИП. В [11] предложена формула для расчёта его минимально необходимой и достаточной величины из условия, что энергии, запасенной дросселем L, достаточно для перезаряда ёмкостей C_{OSSi} и последующего отпирания антипараллельного диода соответствующего транзистора

$$I_0 \ge \max\left(U_{\max 1}, U_{\max 2}\right) \cdot \sqrt{\frac{C_{\text{OSS}}}{L}}, \qquad (1)$$

где U_{max1} и U_{max2} – максимальное напряжение на сторонах 1 и 2 ИП соответственно, L – индуктивность дросселя L, C_{OSS} – суммарная ёмкость паразитных ёмкостей транзисторов переключаемой смежной пары.

Достоинством описанного алгоритма управления транзисторами является то, что он реализуется полностью программно и не требует введения в ИП дополнительных элементов, что положительно сказывается на его надежности и массогабаритных характеристиках.

Постановка задачи

В работах [11-14], посвященных описанию и усовершенствованию алгоритма управления транзисторами в понижающе-повышающем ИП, для расчёта минимально необходимой и достаточной величины I_0 обратного тока смещения дросселя L, авторы оперируют идеальными параметрами, такими как ёмкости транзисторов Cossi и индуктивность дросселя L, и не учитывают реального разброса, обусловленного технологией производства компонентов и возможным временным и температурным дрейфом. Худшим является случай, когда реальная индуктивность дросселя L меньше расчетной, а реальная суммарная ёмкость C_{OSS} транзисторов смежной пары больше расчетной. В таком случае энергии, запасенной дросселем L при протекании через него тока I_0 , рассчитываемого по выражению (1), окажется недостаточно для перезаряда паразитных ёмкостей C_{OSSi} транзисторов. Отпирание второго транзистора смежной пары произойдёт при напряжении, существенно отличном от нуля, что приведёт к значительным динамическим потерям и снизит КПД ИП.

В работах [11–14] не представлен универсальный способ вычисления длительности пауз $t_{\text{пауз.}0} - t_{\text{пауз.}3}$ между моментом запирания одного и моментом отпирания другого транзистора смежной пары, для которого были бы учтены временные задержки при переключении транзисторов, возникающие в реальном устройстве между поступлением на вход драйвера транзистора управляющего сигнала и завершением процесса переключения транзистора. Такие задержки обусловлены временем срабатывания драйвера транзистора и временем перезаряда ёмкостей затвор-сток и затвор-исток МДП-транзистора [10]. По причине разброса параметров элементов эти времена также имеют разброс значений. В [15] установлено, что как недостаточная длительность

паузы $t_{пауз.i}$, так и её чрезмерная длительность приводят к увеличению потерь энергии в отпираемом транзисторе. Причем недостаточная длительность паузы приводит к значительному росту динамических потерь энергии в транзисторе по причине невыполнения условия отпирания транзистора при ZVS+ZCS.

Таким образом, цель настоящей работы – решить следующие актуальные задачи:

а) определить минимально необходимую длительность паузы $t_{\text{пауз.0.min}}$ между моментом запирания транзистора VT₂ и моментом отпирания транзистора VT₁ в окрестности момента времени t_0 с учётом величины I_0 обратного тока смещения дросселя L, напряжения U_1 на стороне 1 ИП для худшего случая разброса параметров элементов схемы ИП;

б) разработать инженерную методику расчёта длительности паузы $t_{\text{пауз.0}}$ между моментами генерации ЦУУ управляющих транзисторами VT₂ и VT₁ сигналов в окрестности момента времени t_0 на основании оценки временных задержек при переключении транзисторов и минимальной необходимой длительности паузы $t_{\text{пауз.0.min}}$ для худшего случая разброса параметров элементов схемы ИП;

в) уточнить требования к величине I_0 обратного тока смещения дросселя L с учётом временных задержек при переключении транзисторов VT₂ и VT₁ и запаса по времени, в течение которого возможно отпирание транзистора VT₁ при ZVS+ZCS.

Решение задачи

Определение минимальной длительности паузы t_{пауз.0.min} в окрестности момента времени t₀

Рассмотрим подробно процесс переключения транзисторов VT₁ и VT₂ в окрестности момента времени $t_0 = 0$ при начальном токе I_0 дросселя *L*. Сделаем допущение о том, что ёмкости C_{OSS1} и C_{OSS2} паразитных ёмкостей C_{OSS1} и C_{OSS2} транзисторов VT₁ и VT₂ равны друг другу. Также в данном разделе сделаем временное допущение о том, что переключение транзисторов происходит мгновенно.

Рассматриваемый процесс – колебательный процесс обмена энергией в контуре, образованном паразитными ёмкостями C_{OSS1} и C_{OSS2} транзисторов VT₁ и VT₂ и дросселем *L*. Схемы замещения исследуемого фрагмента силовой цепи ИП приведены на рис. 3, *а*–*в*, где показаны напряжения на элементах схемы для момента времени t_0^+ , т.е. момента времени, смещенного вперед на бесконечно малую величину относительно момента запирания транзистора VT₂.



Доклады ТУСУР, 2022, том 25, № 2

После запирания транзистора VT₂ в момент времени t_0 начинается свободный обмен энергией между паразитными ёмкостями C_{OSS1} и C_{OSS2} транзисторов VT₁ и VT₂ соответственно и индуктивностью дросселя *L*. Часть тока $i_L(t)$ дросселя *L* начнёт заряжать ёмкость C_{OSS2} , предварительно разряженную до нуля, а часть тока будет разряжать ёмкость C_{OSS1} , предварительно заряженную до напряжения E_1 источника ЭДС E_1 , иллюстрирующего напряжение на стороне 1 ИП, приведенного на рис. 2. Обмен энергией происходит на резонансной частоте

$$\omega_0 = 2\pi f_0 = \frac{1}{\sqrt{LC_{2OSS}}},\qquad(2)$$

где L – индуктивность дросселя L, C_{2OSS} – суммарная ёмкость паразитных ёмкостей C_{OSS1} и C_{OSS2} .

При равенстве величин ёмкостей C_{OSS1} и C_{OSS2} через них будут протекать равные токи величиной 0,5 тока $i_L(t)$ дросселя L. В момент времени t_0^+ напряжение на паразитной ёмкости Coss1 транзистора VT_1 равно нулю, а на паразитной ёмкости C_{OSS2} транзистора VT₂ равно напряжению E_1 (см. рис. 3, a). Схему, приведенную на рис. 3, а, можно заменить схемой, приведенной на рис. 3, б, в которой ёмкость C_{OSS1} , заряженная до напряжения E_1 на стороне 1, заменена последовательно включенной ёмкостью C_{OSS1} , разряженной до нуля, и источником $U_{COSS1}(0)$ с напряжением Е₁, который учитывает начальные условия. В этом случае обе ёмкости после момента времени t_0^+ будут принимать энергию – заряжаться. Это не противоречит рассуждениям, приведенным выше: действительно, ёмкость C_{OSS1} (см. рис. 3, б) будет принимать энергию, но источник напряжения $U_{COSS1}(0)$, также являющийся элементом схемы замещения ёмкости C_{OSS1}, отдает энергию – и отдаваемая им энергия превышает энергию, принимаемую ёмкостью C_{OSS1}. Поскольку источник ЭДС E₁ и источник напряжения U_{COSS1}(0) равны и включены встречно, то их можно исключить из схемы. При этом схема примет вид, приведенный на рис. 3, в, в которой ёмкости Coss1 и Coss2, разряженные до нулевого напряжения в момент времени t₀, включены параллельно.

На рис. 4 приведены временные диаграммы тока $i_L(t)$ дросселя L и напряжения U_{2COSS} на суммарной ёмкости C_{2OSS} паразитных ёмкостей C_{OSS1} и C_{OSS2} (см. рис. 3, e).

В момент времени $t_{\rm S}$ напряжение U_{2COSS} на суммарной ёмкости C_{2OSS} достигает уровня U_1 , равного напряжению на стороне 1. Антипараллельный диод транзистора VT₁ открывается, рост напряжения на ёмкостях прекращается, и колебательный процесс прерывается. При этом дроссель *L* отдал часть энергии и его ток уменьшился по абсолютной величине от значения I_0 до $I_{\rm S}$, где ток $I_{\rm S}$ – некоторый избыточный ток, необходимый для гарантированного отпирания транзистора VT₁ при ZVS+ZCS. Выразим величину тока I_0 через значение тока $I_{\rm S}$ и энергию, приобретённую ёмкостями $C_{\rm OSS1}$ и $C_{\rm OSS2}$ при их заряде от нулевого напряжения до напряжения U_1 . Энергия, запасённая дросселем L и ёмкостями C_{OSS1} и C_{OSS2} , обладающими суммарной ёмкостью C_{2OSS} , определяется выражениями

$$W_L = \frac{Li_L^2}{2}, W_C = \frac{C_{2OSS} U_{2C_{OSS}}^2}{2},$$
 (3)

где i_L – ток $i_L(t)$ дросселя L, $U_{2C_{OSS}}$ – напряжение на суммарной ёмкости C_{2OSS} соответственно.



Рис. 4. Временные диаграммы тока $i_L(t)$ дросселя L и напряжения $U_{2C_{OSS}}$ на суммарной ёмкости C_{2OSS} в окрестности момента времени t_0

При заряде ёмкостей C_{OSS1} и C_{OSS2} , имеющих суммарную ёмкость C_{2OSS} , до напряжения U_1 , они приобретают энергию $\Delta W_C = C_{2OSS}U_1^2/2$. При этом ток $i_L(t)$ дросселя L по абсолютной величине уменьшается от I_0 до I_S , и дроссель отдает энергию $\Delta W_L = LI_0^2/2 - LI_S^2/2$. Приравняв отдаваемую и приобретаемую энергии, получим $\Delta W_C = \Delta W_L$ или $C_{2OSS}U_1^2/2 = LI_0^2/2 - LI_S^2/2$. Преобразовав последнее выражение, получим $LI_0^2 = C_{2OSS}U_1^2/2 + LI_S^2$.

Для худшего случая разброса параметров элементов схемы ИП, т.е. при минимальной величине индуктивности L_{min} дросселя L и максимальной суммарной паразитной ёмкости $C_{2OSS,max}$ транзисторов VT₂ и VT₁, выбираемой с учётом максимальных паспортных значений и прогнозируемого временного дрейфа, выразим минимальную необходимую величину тока смещения I_0 :

$$I_{0} = \sqrt{\frac{C_{2\text{OSS.max}}U_{1}^{2}}{L_{\text{min}}}} + I_{S}^{2} = \sqrt{\frac{C_{2\text{OSS.max}}}{L_{\text{min}}}}U_{1} + I_{S}.$$
 (4)

Определим максимальное амплитудное напряжение U_{max1} на суммарной ёмкости $C_{2\text{OSS}}$ паразитных ёмкостей C_{OSS1} и C_{OSS2} для схемы замещения *LC*-контура, приведенной на рис. 3, *в*.

Через четверть периода $T_{LC.0}$ собственных колебаний *LC*-контура после момента времени t_0 энергия, накопленная в дросселе, будет полностью передана в ёмкости. Приравняв энергии дросселя и ёмкостей, определяемые выражениями (3), выполнив преобразования и подставив вместо некоторого тока $i_L(t)$ дросселя с индуктивностью L_{min} ток I_0 , определяемый по выражению (4), ёмкость приняв равной суммарной $C_{2OSS.max}$, найдём максимальное амплитудное напряжение U_{max1} на ёмкостях:

$$U_{\max 1} = \sqrt{\frac{L_{\min}}{C_{2OSS,\max}}} I_0.$$
 (5)

Максимальное амплитудное значение U_{max1} напряжения достигается через четверть периода собственных колебаний *LC*-контура $T_{LC.0}$. Длительность периода $T_{LC.0}$ рассчитаем из частоты колебаний, известной из (2):

$$T_{LC.0} = 2\pi \sqrt{L_{\min} C_{2OSS.\max}} . \tag{6}$$

Напряжение u(t) на ёмкостях после момента времени t_0 изменяется по закону

$$u(\omega T_{LC.0}) = U_{\max 1} \sin \omega T_{LC.0}. \tag{7}$$

Приравняв выражения и выполнив преобразования, найдем угол γ , соответствующий напряжению U_1 и моменту времени t_s :

$$\gamma = \arcsin\left(\frac{U_1}{U_{\max 1}}\right). \tag{8}$$

Одной четверти периода $T_{LC.0}$, определяемого в (6), соответствует угол $\omega T_{LC.0} = 90^{\circ}$. Углу γ соответствует момент времени $t_{\rm S}$, который можно определить как

$$t_S = \frac{\lambda \frac{1}{4} T_{LC.0}}{90^\circ} \,. \tag{9}$$

В инженерной практике, как правило, считается, что ток дросселя на интервале паузы неизменен. Рассмотренный выше гармонический процесс изменения напряжения и тока на элементах преобразователя позволяет более точно определить длительность интервала времени $t_{\rm S}$.

После момента времени $t_{\rm S}$ ток $i_L(t)$ дросселя L протекает через антипараллельный диод транзистора

VT₁ и спадает линейно, происходит выделение энергии в виде тепла на активном сопротивлении антипараллельного диода. Эта выделяемая энергия представляет собой нежелательные статические потери энергии в ИП [7]. С учетом вышесказанного для обеспечения отпирания транзистора VT₁ при ZVS+ZCS, с одной стороны, и для минимизации статических потерь энергии – с другой, минимальная необходимая длительность паузы *t*_{пауз.0.min} может быть выражена как

$$t_{\text{may3.0.min}} = t_{\text{S}} - t_0. \tag{10}$$

Таким образом, выражение (10) позволяет определить минимальную необходимую длительность паузы $t_{\text{пауз.0.min}}$ между моментами переключения транзисторов VT₂ и VT₁ в окрестности момента времени t_0 , предварительно используя выражения (5)–(9) для учёта величины I_0 обратного тока смещения и напряжения U_1 на стороне 1 ИП для худшего случая разброса параметров элементов схемы ИП.

Инженерная методика расчёта длительности паузы *t*_{пауз.0} между моментами генерации сигналов, управляющих транзисторами

Предлагаем инженерную методику расчёта длительности паузы $t_{\text{пауз.0}}$ между моментами генерации ЦУУ управляющих транзисторами VT₂ и VT₁ сигналов в окрестности момента времени t_0 на основании оценки временных задержек при переключении транзисторов и минимальной необходимой длительности паузы $t_{\text{пауз.0.min}}$ для худшего случая разброса параметров элементов схемы ИП.

На временных диаграммах, приведенных на рис. 5, показаны ток $i_L(t)$ дросселя L и сигналы управления $U_{y,VT2}$ и $U_{y,VT1}$, подаваемые ЦУУ в моменты времени $t_{y,VT2}$ и $t_{y,VT1}$ на входы драйверов транзисторов VT₂ и VT₁ соответственно в окрестностях момента времени t_0 .



Рис. 5. Временные диаграммы тока *i*_L дросселя L и сигналов управления транзисторами U_{V.VT2} и U_{V.VT1}

На временных диаграммах, представленных на рис. 5, использованы следующие обозначения:

 $-t_{y,VT1}$ — момент начала импульса — сигнала управления $U_{y,VT1}$, поступающего на вход драйвера, управляющего транзистором VT₁;

 $-t_{y,VT2}$ – момент окончания импульса – сигнала управления $U_{y,VT2}$, поступающего на вход драйвера, управляющего транзистором VT₂;

- *t*_{пауз.0.min} - минимальная необходимая длительность паузы для худшего случая разброса параметров элементов ИП, вычисляемая по выражению (10), – максимальная длительность колебательного процесса от момента t_0 запирания канала транзистора VT₂ до момента t_S заряда паразитной ёмкости сток-исток транзистора VT₁ до напряжения U_1 на стороне 1 ИП;

 $-t_{\text{пауз.0}}$ – искомая длительность паузы – искомый интервал времени от $t_{y.VT2}$ до $t_{y.VT1}$, обеспечивающий отпирание транзистора VT₁ при ZVS+ZCS на основании оценки временных задержек при переключении транзисторов VT₂ и VT₁;

 $-t_{\text{зап.min}}, t_{\text{зап.max}}$ — минимальная и максимальная длительности запирания транзистора VT₂ соответственно, от момента $t_{y,VT2}$ окончания импульса на входе драйвера до момента смены сопротивления канала транзистора — с учётом задержек в драйвере и разряда паразитной ёмкости затвор-исток транзистора;

 $-\Delta t_{3an}$ — разница во времени между моментами времени $t_{3an.min}$ и $t_{3an.max}$;

 $-t_0$ и $t_{0.1}$ – наиболее ранний и поздний моменты смены сопротивления канала (запирания) транзистора VT₂ соответственно при $t_{3an.min}$ и $t_{3an.max}$;

 $-t_{\rm S}$ и $t_{\rm S,1}$ – наиболее ранний и поздний моменты окончания колебательного процесса после смены сопротивления канала (запирания) транзистора VT₂ при $t_{\rm sar.min}$ и при $t_{\rm sar.max}$ соответственно;

 $-t_{cM}$ и $t_{cM,1}$ – наиболее ранний и поздний моменты смены знака тока $i_L(t)$ дросселя L (перехода тока дросселя через ноль);

 $-\Delta t$ – интервал времени между моментами времени $t_{\rm S}$ и $t_{\rm cm}$;

 $-t_{\text{отп.min}}, t_{\text{отп.max}}$ – минимальная и максимальная длительности отпирания транзистора VT₁ соответственно от момента $t_{y.VT1}$ начала импульса на входе драйвера до момента смены сопротивления канала транзистора – с учётом задержек в драйвере и заряда паразитной ёмкости затвор-исток транзистора;

 $-\Delta t_{\text{отп}}$ — разница между моментами времени $t_{\text{отп.min}}$ и $t_{\text{отп.max}}$;

 – t_{отп.р} и t_{отп.п} – наиболее ранний и наиболее поздний моменты смены сопротивления канала (отпирания) транзистора VT₁ соответственно при t_{отп.min} и t_{отп.max};

 $-t_{пауз.пр}$ – пауза проектная – интервал времени от наиболее позднего момента $t_{S.1}$ окончания колебательного процесса до наиболее раннего момента $t_{отп.р}$ смены сопротивления канала (отпирания) транзистора VT₁; представляет собой запас времени $t_{пауз.пр} > 0$, задаваемый при проектировании ЦУУ для гарантированного отпирания транзистора VT₁ при ZVS+ZCS для худшего случая разброса параметров элементов ИП;

 – t_{VD.VT1.min} – минимальное паспортное время восстановления обратного сопротивления антипараллельного диода транзистора VT₁.

Используя временные диаграммы, приведенные на рис. 5, определим наиболее ранний момент отпирания $t_{\text{отп.р}}$ транзистора VT₁ при ZVS+ZCS:

$$t_{\text{OTTL},\text{p}} = t_0 + \Delta t_{3\text{a}\Pi} + t_{\text{Tay3},0,\text{min}} + t_{\text{Tay3},\text{Tp}}. \quad (11)$$

Выразим *t*_{отп.р} через другие моменты времени и временные интервалы:

$$t_{\text{OTTL},\text{p}} = t_0 + t_{\text{Tay3.0.min}} + \Delta t + t_{\text{VD.VT1.min}} - t_{\text{OTTL}}, \quad (12)$$

rge $\Delta t = t_{\text{CM}} - t_{\text{S.}}$

Приравняем правые части (11) и (12). Выполнив преобразования, получим

$$t_{\text{пауз.пр}} = \Delta t + t_{\text{VD.VT1.min}} - \Delta t_{\text{отп}} - \Delta t_{\text{зап}}.$$
 (13)

С учётом того, что $t_{\text{пауз.пр}} > 0$, выразим из (13) интервал Δt :

$$\Delta t = \Delta t_{\rm OTTI} + \Delta t_{\rm 3aTI} - \Delta t_{\rm VD, VT1, min} \,. \tag{14}$$

Выразим искомую длительность паузы *t*_{пауз.0}:

$$t_{\text{may3.0}} = t_{\text{y.VT1}} - t_{\text{y.VT2}},$$
 (15)

$$t_{y.VT2} = t_0 - t_{3aT.min}$$
, (16)

 $t_{y.VT1} = t_0 + t_{\pi ay3.0.min} + \Delta t + t_{VD.VT1.min} - t_{oTT1.max}$ (17)

Подставим (16) и (17) в (15), получим искомое время паузы $t_{\text{пауз.0}}$ при переключении транзисторов в окрестности момента времени t_0 :

$$t_{\text{Tay3.0}} = t_{\text{Tay3.0,min}} + \Delta t + t_{\text{VD.VT1,min}} - \Delta t_{\text{OTT1,max}} + t_{3\text{aT1,min}}.$$
 (18)

Оценку временных задержек при переключении следует делать исходя из предельных величин паспортных параметров драйверов МДП-транзисторов и характеристик транзисторов, выбранных в качестве силовых ключей для ИП. Таким образом, инженерный расчет длительности паузы $t_{пауз.0}$ выполняется путём подстановки оцененных задержек при переключении транзисторов и минимальной необходимой длительности паузы $t_{пауз.0,min}$ в выражение (18).

Уточнённый способ расчета обратного тока смещения *I*₀

Поскольку на интервале Δt ток $i_L(t)$ дросселя L спадает от величины I_S до нуля по линейному закону под воздействием напряжения U_1 , длительность это-го интервала можно выразить как

$$\Delta t = L_{\min} \frac{I_{\rm S}}{U_1} \,. \tag{19}$$

Подставляя (14) в (19), получим

+

$$I_{\rm S} = \frac{U_1(\Delta t_{\rm OTTI} + \Delta t_{\rm 3aTI} - t_{\rm VD, VT1.min})}{L_{\rm min}} \,.$$
(20)

Подставляя (20) в (4), выразим ток Іо:

$$I_0 = \sqrt{\frac{C_{2\text{OSS.max}}}{L_{\min}}} U_1 + \frac{U_1(\Delta t_{\text{OTTI}} + \Delta t_{3\text{AII}} - t_{\text{VD.VT1.min}})}{L_{\min}}.$$
 (21)

Выражение (21) представляет собой уточнённый способ расчёта минимально необходимой и достаточной абсолютной величины I_0 обратного тока смещения дросселя L с учётом временных задержек при переключении транзисторов VT₂ и VT₁ и запаса по времени, в течение которого возможно отпирание транзистора VT₁ при ZVS+ZCS.

Результаты

В настоящей работе решена актуальная задача по определению минимально необходимой, но достаточной длительности паузы t_{пауз.0.min} между моментом запирания транзистора VT2 и моментом отпирания транзистора VT₁ с учётом величины I₀ обратного тока смещения дросселя L, напряжения U_1 на стороне 1 ИП и худшего случая разброса параметров элементов схемы ИП, а также разработана инженерная методика расчёта длительности паузы *t*_{пауз.0} между моментами генерации сигналов, управляющих транзисторами VT2 и VT1 в окрестности момента времени t_0 . Кроме того, представлен уточнённый способ расчёта минимально необходимой и достаточной абсолютной величины I₀ обратного тока смещения дросселя L с учётом временных задержек при переключении транзисторов VT₂ и VT₁ и запаса по времени. в течение которого возможно отпирание транзистора VT₁ при ZVS+ZCS. Актуальность более точного расчёта величины I_0 обратного тока смещения дросселя L объясняется тем, что в окрестностях моментов времени t₀ и t₃ ток дросселя незначителен и энергии, запасённой в дросселе, может быть недостаточно для обеспечения режима переключения ZVS+ZCS транзисторов.

Рассмотренная методика с учётом её соответствующей коррекции может быть использована и для управления процессом переключения транзисторов в ИП с другими топологиями силовых цепей, но близкими процессами перезаряда паразитных ёмкостей силовых ключей.

Литература

1. Системы электропитания космических аппаратов / Б.П. Соустин, В.И. Иванчура, А.И. Чернышев, Ш.Н. Исляев. – Новосибирск: ВО «Наука»; Сибирская изд. фирма, 1994. – 318 с.

2. Erikson R.W. Fundamentals of Power Electronics. Second Edition / R.W. Erickson, D. Maksimovic. – New York: Kluwer Academic Publishers, 2001. – 883 p.

3. Eskandari S. Accurate Analytical Switching Loss Model for High Voltage SiC MOSFETs Includes Parasitics and Body Diode Reverse Recovery Effects / S. Eskandari, K. Pen, B. Tian // 2018 IEEE Energy Conversion Congress and Expo, 2018. – URL: https://www.researchgate.net/publication/327751654 (дата обращения: 14.06.2022).

4. Switching Loss Optimisation of Cascaded H-Bridge Converters for Bidirectional Grid-Tie Battery Energy Storage Systems / A. Petersen, D.A. Stone, M.P. Foster, D.T. Gladwin. – Beijing (China): IECON 2017 – 43rd Annual Conference of the IEEE Industrial Electronics Society, 2017. – URL: https://eprints.whiterose.ac.uk/135063 (дата обращения: 14.06.2022).

5. Step-Up DC-DC Converters: A Comprehensive Review of Voltage-Boosting Techniques, Topologies, and Applications / М. Forouzesh, Y.P. Siwakoti, S.A. Gorji, F. Blaabjerg, B. Lehman // IEEE Transactions on Power Electronics. – 2017. – Vol. 32, No. 8. – P. 9143–9178. – URL: https://ieeexplore.ieee.org/abstract/document/7872494 (дата обращения: 14.06.2022).

6. Topologies and Control Schemes of Bidirectional DC– DC Power Converters: An Overview / S.A. Gorji, H.G. Sahebi, M. Ektesabi, A.B. Rad // IEEE Access. – 2019. – Vol. 7. – Р. 117997–118019. – URL: https://ieeexplore.ieee. org/abstract/document/8811451 (дата обращения: 14.06.2022).

7. Waffler S. Comparative Evaluation of Soft-Switching Concepts for Bi-directional Buck+Boost DC-DC Converters / S. Waffler, J.W. Kolar. – Sapporo (Japan): Proceedings of the IEEE/IEEJ International Power Electronics. – 2010. – URL: https://ieeexplore.ieee.org/abstract/document/5542152 (дата обращения: 14.06.2022).

8. Lee H.-S. High-Efficiency Bidirectional Buck-Boost Converter for Photovoltaic and Energy Storage Systems in a Smart Grid / H.-S. Lee, J.-J. Yun // IEEE Transactions on Power Electronics. – 2019. – Vol. 34, No. 5. – P. 4316–4328. – URL: https://ieeexplore.ieee.org/abstract/document/8421072 (дата обращения: 14.06.2022).

9. Petersen A. An Experimental Investigation of MOSFET Intrisic Body Diode Performance / A. Petersen, D.A. Stone, M.P. Foster // 2018 IEEE 27th International Symposium on Industrial Electronics (ISIE), 2018. – URL: https://eprints.whiterose.ac.uk/144231 (дата обращения: 14.06.2022).

10. Balogh L. Fundamentals of MOSFET and IGBT Gate Driver Circuits / Dallas: 2018. – Power Supply Design Seminar. – URL: https://ghioni.faculty.polimi.it/pel/readmat/ gate-drive.pdf (дата обращения: 14.06.2022).

11. Waffler S. A novel low-loss modulation strategy for high-power bidirectional buck + boost converters / S. Waffler, J.W. Kolar // IEEE Transactions on Power Electronics. – 2009. – Vol. 24, No. 6. – Р. 1589–1599. – URL: https://ieeexplore. ieee.org/abstract/document/5071726 (дата обращения: 14.06.2022).

12. Waffler S. Efficiency Optimization of an Automotive Multi-Phase Bi-directional DC-DC Converter / S. Waffler, J.W. Kolar // Wuhan (China): Proceedings of the 6th IEEE International Power Electronics and Motion Control Conference. – 2009. – P. 566–572. – URL: https://ieeexplore.ieee.org/abstract/document/5157451 (дата обращения: 14.06.2022).

13. Краснобаев Ю.В. Анализ электромагнитных процессов в повышающе-понижающем преобразователе с возможностью реверса потока энергии и повышенным коэффициентом полезного действия / Ю.В. Краснобаев, В.В. Захаров, М.А. Карнаухов // Вестник Сиб. гос. аэрокосмического ун-та (Красноярск). – 2014. – Т. 455, № 3. – С. 100–107.

14. Повышающе-понижающий реверсивный импульсный преобразователь с высоким КПД / О.В. Непомнящий, И.Е. Сазонов, А.П. Яблонский, В.Н Хайдукова // Успехи современной радиоэлектроники. – 2021. – Т. 75, № 8. – С. 43–50.

15. Сазонов И.Е. Снижение динамических потерь энергии в импульсном преобразователе напряжения // Сборник научных статей по матер. XXXIII Всерос. науч.практ. конф. «Гуманитарные, естественно-научные и технические аспекты современности» в 2-х ч. – Ч. 1. – Ростов н/Д: Изд. Южного ун-та ИУБиП, 2021. – С. 323–328.

Непомнящий Олег Владимирович

Канд. техн. наук, доцент, проф. каф. вычислительной техники (ВТ) Сибирского федерального ун-та (СФУ) Киренского ул., 26, г. Красноярск, Россия, 66074 Тел.: +7-904-895-50-05 Эл. почта: 2955005@gmail.com

Краснобаев Юрий Вадимович

Д-р техн. наук, проф. каф. систем автоматического управления (САУП) СФУ Киренского ул., 26, г. Красноярск, Россия, 66074 Тел.: +7-913-839-42-43 Эл. почта: uvkras@mail.ru

Сазонов Игорь Евгеньевич

Аспирант каф. ВТ СФУ Киренского ул., 26, г. Красноярск, Россия, 66074 ел.: +7-903-959-06-93 Эл. почта: igorsazonow@gmail.com

Яблонский Алексей Павлович

Ассистент каф. ВТ СФУ Киренского ул., 26, г. Красноярск, Россия, 66074 Тел.: +7-908-213-32-00 Эл. почта: AYablonskiy@sfu-kras.ru

Nepomnyashchiy O.V., Krasnobaev Yu.V., Sazonov I.E., Yablonskiy A.P. A Switching Converter Losses Decreasing Method

A signal timing calculation method to control power switches of bidirectional switching converter (SC) with high efficiency is proposed. The method is applicable for MOSFET-based cascaded boost-buck converter, which has a negative offset current flow at the beginning of each conversion period. This current allows to perform turning on switches under zerovoltage and zero current switching condition to minimize switching losses. Meanwhile, the delay time between halfbridge transistors' switching points is needed, when transistors' output capacitances recharging takes place with following anti-parallel body diode of transistor is being turned on unlocking. A proposed method is based on a switching delay time of input stage transistors valuation for the worst case of SC's components' parameters scatter, and provides guaranteed turning on of the upper transistor of the input stage under zero voltage and zero current condition. A clarified offset current calculation method is provided which introduces described time delays and SC's input voltage.

Keywords: switching converter, MOSFET, driver circuit, switching losses, zero voltage switching, zero current switching, digital control.

DOI: 10.21293/1818-0442-2022-25-2-82-90

References

1. Soustin B.P., Ivanchura V.I., Chernyshev A.I., Islyaev Sh.N. *Sistemy elektropitaniya kosmicheskikh apparatov* [Power supply systems of spacecrafts]. Novosibirsk, VO Nauka, Sibirskaya izdatelskaya firma, 1994, 318 p. (in Russ.).

2. Erickson R.W., Maksimovic D. Fundamentals of power electronics. Second Edition. New York, Kluwer Academic Publishers, 2001, 883 p.

3. Eskandari S., Pen K., Tian B. Accurate Analytical Switching Loss Model for High Voltage SiC MOSFETs Includes Parasitics and Body Diode Reverse Recovery Effects. 2018 *IEEE Energy Conversion Congress and Expo*, 2018. Available at: https://www.researchgate.net/publication/327751654 (accessed: June 14, 2022).

4. Petersen A., Stone D.A., Foster M.P., Gladwin D.T. Switching Loss Optimisation of Cascaded H-Bridge Converters for Bidirectional Grid-Tie Battery Energy Storage Systems. *IECON* 2017 – 43*rd Annual Conference of the IEEE Industrial Electronics Society*, 2017. Available at: https://eprints.whiterose.ac.uk/135063 (accessed: June 14, 2022).

5. Forouzesh M., Siwakoti Y.P., Gorji S.A., Blaabjerg F., Lehman B. Step-Up DC–DC Converters: A Comprehensive Review of Voltage-Boosting Techniques, Topologies, and Applications. *IEEE Transactions on Power Electronics*, 2017. vol. 32, no. 8. pp. 9143–9178. – Available at: https://ieeexplore.ieee.org/abstract/document/7872494 (accessed: June 14, 2022).

6. Gorji S.A., Sahebi H.G., Ektesabi M., Rad A.B. Topologies and Control Schemes of Bidirectional DC–DC Power Converters: An Overview. *IEEE Access*, 2019, vol. 7. pp. 117997–118019. Available at: https://ieeexplore.ieee.org/ abstract/document/8811451 (accessed: June 14, 2022).

7. Waffler S and Kolar J W. Comparative Evaluation of Soft-Switching Concepts for Bi-directional Buck+Boost DC-DC Converters. *Proceedings of the IEEE/IEEJ International Power Electronics*, 2010. Available at: https://ieeexplore.ieee. org/abstract/document/5542152 (Accessed: June 14, 2022).

8. Lee H.-S. Yun. J.-J. High-Efficiency Bidirectional Buck–Boost Converter for Photovoltaic and Energy Storage Systems in a Smart Grid. *IEEE Transactions on Power Electronics*, 2019, vol. 34, no. 5, pp. 4316–4328. Available at: https://ieeexplore.ieee.org/abstract/document/8421072 (accessed: June 14, 2022).

9. Petersen A. Stone D.A., Foster M.P. An Experimental Investigation of MOSFET Intrisic Body Diode Performance. 2018 *IEEE 27th International Symposium on Industrial Electronics (ISIE)*, 2018. Available at: https://eprints.whiterose.ac. uk/144231 (accessed: June 14, 2022).

10. Balogh L. Fundamentals of MOSFET and IGBT Gate Driver Circuits. *Power Supply Design Seminar*. Dallas, 2018. Available at: https://ghioni.faculty.polimi.it/pel/readmat/gate-drive.pdf (accessed: June 14, 2022).

11. Waffler S., Kolar J.W. A novel low-loss modulation strategy for high-power bidirectional buck + boost converters. *IEEE Transactions on Power Electronics*, 2009. vol. 24, no. 6, pp. 1589–1599. Available at: https://ieeexplore.ieee.org/ab-stract/document/5071726 (accessed: June 14, 2022).

12. Waffler S., Kolar J.W. Efficiency Optimization of an Automotive Multi-Phase Bi-directional DC-DC Converter. *Proceedings of the 6th IEEE International Power Electronics and Motion Control Conference*. Wuhan, 2009. pp. 566–572. Available at: https://ieeexplore.ieee.org/abstract/document/5157451 (accessed: June 14, 2022).

13. Krasnobaev Yu.V., Zakharov V.V., Karnaukhov M.A. [Analysis of electromagnetic processes in AC-DC converters with possibility of reverse flow of energy and increased efficiency]. *Vestnik SibGAU*, 2014, vol. 455, no. 3, pp. 100–107 (in Russ.).

14. Nepomnyaschiy O.V., Sazonov I.E., Yablonskiy A.P., Khaidukova V.N. [Low-loss bidirectional buck-boost DC-DC converter]. *Achievements of Modern Radioelectronics*, 2021, vol. 75, no. 8, pp.43–50 (in Russ.).

15. Sazonov I.E. Snizhenie dinamicheskikh poter v impulsnom preobrazovatele napryazhenia [Switching losses decreasing in switching converter]. Gumatitarnye, estestvenno-nauchnye i tekhnicheskie aspekty sovremennosti. Sbornik nauchnykh statey po materialam XXXIII Vserossiyskoy nauchno-tekhnicheskoy conferentsii. [*Art, scientific and engineering aspects of modernity.* Proc. of the XXXIII AllRussian scientific conference]. Rostov-on-Don, YuFU Publ., 2021, vol. 1, pp. 323–328 (in Russ.).

Oleg V. Nepomnyaschiy

90

Candidate of Science in Engineering, Associate Professor, Professor, Head of Department of Computer Engineering, Siberian Federal University 26, Kirenskogo st., Krasnoyarsk, Russia, 660074 Phone: +7-904-895-50-05 Email: 2955005@gmail.com

Yuriy V. Krasnobaev

Doctor of Science in Engineering, Professor, Department of Automatic Control Systems, Siberian Federal University 26, Kirenskogo st., Krasnoyarsk, Russia, 660074 Phone: +7-913-839-42-43 Email: uvkras@mail.ru

Igor E. Sazonov

Postgraduate student, Department of Computer Engineering, Siberian Federal University 26, Kirenskogo st., Krasnoyarsk, Russia, 660074 Phone: +7-903-959-06-93 Email: igorsazonow@gmail.com

Aleksey P. Yablonskiy

Assistant, Department of Computer Engineering, Siberian Federal University 26, Kirenskogo st., Krasnoyarsk, Russia, 660074 Phone: +7-908-213-32-00 Email: AYablonskiy@sfu-kras.ru